電壓檢測(cè)芯片準(zhǔn)備規(guī)劃
    為SoC設(shè)備所做的逐塊測(cè)試規(guī)劃必須實(shí)現(xiàn)：正確配置用于邏輯測(cè)試的ATPG工具；測(cè)試時(shí)間短；新型高速故障模型以及多種內(nèi)存或小型陣列測(cè)試。對(duì)生產(chǎn)線而言，診斷方法不僅要找到故障，而且還要將故障節(jié)點(diǎn)與工作正常的節(jié)點(diǎn)分離開來。此外，只要有可能，應(yīng)該采用測(cè)試復(fù)用技術(shù)以節(jié)約測(cè)試時(shí)間。在高集成度IC測(cè)試領(lǐng)域，ATPG和IDDQ的可測(cè)試性設(shè)計(jì)技術(shù)具備強(qiáng)大的故障分離機(jī)制。

    電壓檢測(cè)芯片需要提前規(guī)劃的其他實(shí)際參數(shù)包括：需要掃描的管腳數(shù)目和每個(gè)管腳端的內(nèi)存數(shù)量。可以在SoC上嵌入邊界掃描，但并不限于電路板或多芯片模塊上的互連測(cè)試。

    盡管電壓檢測(cè)芯片尺寸在不斷減小，但一個(gè)芯片依然可封裝幾百萬個(gè)到上1億個(gè)晶體管，測(cè)試模式的數(shù)目已經(jīng)增加到****的程度，從而導(dǎo)致測(cè)試周期變長，這一問題可以通過將測(cè)試模式壓縮來解決，壓縮比可以達(dá)到20%至60%。對(duì)現(xiàn)在的大規(guī)模芯片設(shè)計(jì)，為避免出現(xiàn)容量問題，還有必要找到在64位操作系統(tǒng)上可運(yùn)行的測(cè)試軟件。