LDO選擇4個要素：壓差、噪聲、靜態電流、共模抑制比。

僅僅從省電來說，主要看靜態電流，有的LDO靜態電流很小，1UA左右，就是LDO工作時，自身的耗電，這個參數在省電中很關鍵，越小肯定越好，但不可能為0，LDO的耗電有兩個指標：一個為靜態電流，一個為SET_OFF電流，要區分哦！！還有壓差，這個好理解，壓差為0就是很理想的LDO。

我現在用的是S-1206系列，日本的，用日貨，沒有辦法，SOT23，路過的朋友介紹一個國貨給我，質量要好的，還有R1180X系列，好像也是日本的。以上都是5ua以下的IQ值。

但是做RF的LDO，就需要考慮：噪聲抑制了，因為RF這玩意對噪聲的敏感度太高了。LDO選擇4個要素

電源抑制比PSRR (Power supply ripple rejection ratio))是反映輸出和輸入頻率相同的條件下，LDO輸出對輸入紋波抑制能力的交流參數。和噪聲(Noise)不同，噪聲通常是指在10Hz至100kHz頻率范圍內，LDO在一定輸入電壓下其輸出電壓噪聲的均方值(RMS),PSRR的單位是dB，公式如下：PSRR=20 log(△vin/△vout)

電源影響信號路徑性能

并不意外的是,電源影響模擬信號完整性,這*終會影響整體的系統性能。提高信號路徑性能的一種簡單方法是選擇正確的電源。在選擇電源時,影響模擬信號路徑性能的一個關鍵參數是電源線上的噪聲或紋波。電源線上的噪聲或紋波可以耦合到運算放大器的輸出中,增加鎖相環(PLL)或壓控振蕩器(VCO)的抖動,或者降低ADC的SNR。低噪聲和低紋波的電源還能改善信號路徑性能。LDO選擇4個要素

電源線上的噪聲或紋波的來源具有多樣性。在系統內的高速數據和高頻信號本身會產生噪聲,PCB的印制線和連接線如果設計不當,可以形成發射天線的效應。數字IC,例如微控制器和現場可編程門陣列(FPGA)以及復雜可編程邏輯器件(CPLD)具有很快的邊沿跳變速度,電流的大小變化很大,將產生電磁干擾輻射到系統中。IC硅片在內部產生熱噪聲,這是由于在溫度高于**0攝氏度時分子的隨機運動和碰撞產生的。LDO選擇4個要素

有三種常用的方法來使信號路徑中的噪聲和紋波*小：非常仔細的系統PCB布局、恰當的電源旁路處理以及正確的電源選擇。盡管PCB的具體設計取決于系統,但就一般而言,PCB的布局需要考慮包括正確的器件布局、使信號路徑連接線的長度*小以及采用實體的地等。

對電源軌進行旁路處理是一種常用的方法,這種方法通常在模擬IC產品手冊中被推薦用于濾出噪聲。信號路徑IC可以具有分離的模擬、數字和PLL電源輸入,建議每個采用自己獨立的旁路處理。PLL電源和模擬電源對噪聲和紋波*敏感。旁路電容、阻容(RC)濾波器以及EMI抑制濾波器使進入信號路徑的電源噪聲*小化。

正確的電源選擇可以降低對信號路徑IC的噪聲和紋波影響。在選擇一種電源時,設計師首先在開關變換器和線性穩壓器之間作一個基本選擇。開關轉換器提供較高的頻率,更高的頻率意味著較低的整體系統功耗。線性穩壓器提供一種易于使用的解決方案,同時降低電源軌的噪聲/紋波。使用線性穩壓器降低噪聲和紋波可以改善信號路徑性能。